

6 电源控制 (PWR)

6.1 前言

电源控制部分 (PWR) 概述了不同电源域的电源架构以及电源配置控制器。


还介绍了电源监控器的特性并说明如何根据工作模式、所选性能（时钟频率）和电压调节来配置 V_{CORE} 电源域。

6.2 PWR 主要特性

- 电源和电源域
 - 内核域 (V_{CORE})
 - VDD 域
 - 备份域 (V_{SW} 和 V_{BKP})
 - 模拟域 (V_{DDA})
- 系统电源稳压
 - 稳压器 (LDO)
- 外设电源稳压
 - USB 稳压器
- 电源监控
 - POR/PDR 监控器
 - BOR 监控器
 - PVD 监控器
 - AVD 监控器
 - VBAT 阈值
 - 温度阈值
- 电源管理
 - VBAT 电池充电
 - 工作模式
 - 电压调节控制
 - 低功耗模式

6.3 PWR 框图

图 12. 电源控制框图



6.3.1 PWR 引脚和内部信号

表 24 列出了连接到封装引脚或焊球的 PWR 输入与输出信号，表 25 则列出了内部 PWR 信号。

表 24. 连接到封装引脚或焊球的 PWR 输入/输出信号

引脚名称	信号类型	说明
V _{DD}	电源输入	主 I/O 和 V _{DD} 域电源输入
V _{DDA}	电源输入	模拟外设的外部模拟电源
V _{REF+} 和 V _{REF-}	电源输入 / 输出	ADC 和 DAC 的外部参考电压
V _{BAT}	电源输入	备份电池供电输入
V _{DDLDO}	电源输入	稳压器供电输入
V _{CAP}	电源输入 / 输出	数字内核域电源
V _{DD50USB}	电源输入	USB 稳压器供电输入
V _{DD33USB}	电源输入 / 输出	USB 稳压器供电输出
V _{SS}	电源输入	主接地
AHB	数字输入 / 输出	AHB 寄存器接口
PDR_ON	数字输入	掉电复位使能

表 25. PWR 内部输入/输出信号

信号名称	信号类型	说明
pwr_pvd_wkup	数字输出	可编程电压检测器输出
pwr_avd_wkup	数字输出	模拟电压检测器输出
pwr_wkupx_wkup	数字输出	CPU 唤醒信号 (x=1 到 6)
pwr_por_rst	数字输出	上电复位
pwr_bor_rst	数字输出	欠压复位
exti_c_wkup	数字输入	CPU 唤醒请求
exti_d3_wkup	数字输入	D3 域唤醒请求
pwr_d1_wkup	数字输出	D1 域总线矩阵时钟唤醒请求
pwr_d2_wkup	数字输出	D2 域总线矩阵时钟唤醒请求
pwr_d3_wkup	数字输出	D3 域总线矩阵时钟唤醒请求


6.4 电源

器件需要 V_{DD} 电源以及用于 V_{DDLDO} 、 V_{DDA} 、 V_{DDUSB} 和 V_{CAP} 的独立电源。它还为特定功能提供稳压电源（稳压器和 USB 稳压器）。

- V_{DD} ，为 I/O 和系统模拟模块（如复位、电源管理和时钟）供电的外部电源
- V_{BAT} ，当 V_{DD} 不存在时（ V_{BAT} 模式）为备份域供电的外部电源（可选）
不使用电池时，该电源应连接到 V_{DD}
- V_{DDLDO} ，为稳压器供电的外部电源
- V_{CAP} 数字内核域电源
该电源独立于所有其它电源：
 - 当稳压器使能时， V_{CORE} 由内部稳压器提供。
 - 当稳压器禁止时， V_{CORE} 由外部电源通过 V_{CAP} 引脚提供。
- V_{DDA} ，为 ADC、DAC、OPAMP、比较器和电压参考缓冲器供电的外部模拟电源。
该电源独立于所有其它电源。
- V_{REF+} ，ADC 和 DAC 的外部参考电压。
 - 当电压参考缓冲器使能时， V_{REF+} 和 V_{REF-} 由内部电压参考缓冲器提供。
 - 当电压参考缓冲器禁止时， V_{REF+} 由独立的外部参考电源提供。
- V_{SSA} ，独立的模拟和参考电压地。
- $V_{DD50USB}$ ，为 USB 稳压器供电的外部电源。
- $V_{DD33USB}$ ，为 USB 接口供电的 USB 稳压器供电输出。
 - 当 USB 稳压器使能时， $V_{DD33USB}$ 由内部 USB 稳压器提供。
 - 当 USB 稳压器禁止时， $V_{DD33USB}$ 由独立的外部电源输入提供。
- V_{SS} ，所有电源和模拟稳压器的公共地。


注： 根据工作期间供电电压的不同，某些外设可能只提供有限的功能和性能。有关详细信息，请参见器件数据手册中“通用工作条件”一节。

图 13. 电源概述



通过配置稳压器， V_{CORE} 内核域和外部电源可支持图 14 所示的电源配置。

图 14. 系统电源配置



不同电源配置通过 [PWR 控制寄存器 3 \(PWR_CR3\)](#) 寄存器中的 LDOEN 和 BYPASS 位控制，如表 26 所示。

表 26. 电源配置控制

电源配置	LDOEN	BYPASS	说明
默认配置	1	0	– V_{CORE} 电源域由 LDO 根据 VOS 提供。
LDO 供电	1	0	– V_{CORE} 电源域由 LDO 根据 VOS 提供。 – LDO 电源模式（主模式、LP 模式和关闭模式）将遵循系统低功耗模式。
LDO 旁路	0	1	– V_{CORE} 通过外部电源提供。 – LDO 旁路，电压监控处于激活状态。
非法	0	0	– 非法组合，保持默认配置。（将忽略写入数据）。
	1	1	


6.4.1 系统电源启动

不同电源配置下从上电状态开始的系统启动时序如下（对于 LDO 电源，请参见 [图 15](#)）：

1. 系统上电时，POR 会监视 V_{DD} 电源。在默认电源配置下，一旦 V_{DD} 高于 POR 阈值，稳压器就使能：
 - 根据 [PWR D3 域控制寄存器 \(PWR_D3CR\)](#) 中配置的 VOS3 级别，电压转换器输出电平设置为 1.0 V。
2. 只要 V_{CORE} 不正确，系统就保持在复位模式。
3. 一旦 V_{CORE} 正确，系统便会退出复位模式，HSI 时钟将会使能。
4. 时钟稳定后，系统将进行初始化：Flash 和选项字节将进行装载，CPU 将在有限运行 (Run*) 模式下启动。
5. 之后，软件应初始化系统，包括 [PWR 控制寄存器 3 \(PWR_CR3\)](#) 中的电源配置编程。电源配置一旦配置完成，应检查 [PWR 控制状态寄存器 1 \(PWR_CSR1\)](#) 中的 ACTVOSRDY 位以确保电压级别有效：
 - a) 只要 ACTVOSRDY 指示电压级别无效，系统便会处于 Run* 模式、不允许对 RAM 进行写访问并且不得更改 VOS。
 - b) ACTVOSRDY 指示电压级别有效后，系统便会处于正常运行模式、允许对 RAM 进行写访问并且可更改 VOS。

软件必须在 [PWR 控制寄存器 3 \(PWR_CR3\)](#) 中对电源配置进行编程。

图 15. 由稳压器提供 V_{CORE} 时的器件启动情形



1. 在 Run* 模式下，不允许对 RAM 执行写操作。
2. 只有当 ACTVOSRDY 有效时，才允许对 RAM 执行写操作，才可更改 VOS。

从待机模式退出时，由于 [PWR 控制寄存器 3 \(PWR_CR3\)](#) 寄存器的内容保持不变，因此系统会识别电源配置。不过，软件仍应先等待 [PWR 控制状态寄存器 1 \(PWR_CSR1\)](#) 中的 ACTVOSRDY 位置 1（表示 V_{CORE} 电压级别有效），再写入 RAM 或更改 VOS。

6.4.2 内核域

V_{CORE} 内核域电源可通过稳压器或外部电源 (V_{CAP}) 提供。V_{CORE} 为除备份域和待机电路以外的所有数字电路供电。V_{CORE} 域分为 3 个部分：

- D1 域中的 CPU (Cortex-M7)、Flash 和外设。
- D2 域的外设。
- D3 域的系统控制、I/O 逻辑和低功耗外设。

当发生系统复位时，稳压器使能并为 V_{CORE} 供电。这允许系统以任何电源配置启动（请参见 [图 14](#)）。

系统复位后，软件应先在 [PWR 控制寄存器 3 \(PWR_CR3\)](#) 寄存器中配置所使用的电源配置，再更改 VOS（在 [PWR D3 域控制寄存器 \(PWR_D3CR\)](#) 中）或 RCC ck_sys 频率。可控制不同的系统电源配置，如 [表 26](#) 所示。

调压器

嵌入式稳压器 (LDO) 需要在 V_{CAP} 引脚上连接外部电容。

稳压器提供三种不同的工作模式：主 (MR) 模式、低功耗模式 (LP) 或关闭模式。这些模式将根据系统工作模式（运行、停止和待机）进行使用。

- 运行模式

LDO 稳压器处于主模式并为 V_{CORE} 域（内核、存储器和数字外设）提供全功率。稳压器输出电压可通过软件调节为不同电压级别（VOS1、VOS2 和 VOS3），这些级别通过 [PWR D3 域控制寄存器 \(PWR_D3CR\)](#) 中的 VOS 位配置。系统运行在最高工作频率时，VOS 电压调节特性可使功耗得到优化。默认情况下，系统复位后选择 VOS3。可实时更改 VOS 来适应所需的系统性能。

- 停止模式

稳压器为 V_{CORE} 供电以保存寄存器和内部存储器的内容。

稳压器可保持主模式，此时可从停止模式快速退出；也可以设置为 LP 模式以获得较低的 V_{CORE} 电源电压级别，此时会增大从停止模式退出的延时。稳压器模式通过 [PWR 控制寄存器 1 \(PWR_CR1\)](#) 中的 SVOS 和 LPDS 位选择。如果选择了 SVOS3 电压调节，则可以选择主模式或 LP 模式；如果选择 SVOS4 和 SVOS5 调节，则只能选择 LP 模式。由于 SVOS4 和 SVOS5 调节的电压级别低，因此可进一步降低停止模式的功耗。

- 待机模式

稳压器关闭且 V_{CORE} 域掉电。除待机电路和备份域外，寄存器和存储器的内容都将丢失。

注：有关详细信息，请参见数据手册的调压器部分。

6.4.3 PWR 外部电源

当 V_{CORE} 通过外部电源供电时，可根据系统工作模式（运行、停止或待机）使用不同的工作模式：

- 在运行模式下

外部电源为 V_{CORE} 域（内核、存储器和数字外设）提供全功率。外部电源输出电压可调节为不同的电压级别（VOS1、VOS2 和 VOS3）。应当在 [PWR_D3CR](#) 寄存器的 VOS 位反映外部施加的电压级别。只有当外部施加的电压级别与 VOS 设置匹配时才应对 RAM 进行写访问。

- 在停止模式下

外部电源为 V_{CORE} 域提供电源，以保存寄存器和内部存储器的内容。在停止模式下，稳压器可选择较低的 V_{CORE} 电源电压来降低功耗。

- 在待机模式下

外部电源将关闭， V_{CORE} 域断电。除待机电路和备份域外，寄存器和存储器的内容都将丢失。退出待机模式时，外部电源将打开。

6.4.4 备份域

要在 V_{DD} 关断后保留备份域（RTC、备份寄存器和备份 RAM）的内容，需将 V_{BAT} 引脚连接到通过电池或其它电源供电的可选备用电压。

V_{BAT} 的开关由复位模块中内置的掉电复位电路进行控制，复位模块用于监控 V_{DD} 电源。

警告： 在 $t_{RSTTEMPO}$ (V_{DD} 启动后的一段延迟) 期间或检测到 PDR 后， V_{BAT} 与 V_{DD} 之间的电源开关仍连接到 V_{BAT} 。
在启动阶段，如果 V_{DD} 的建立时间小于 $t_{RSTTEMPO}$ (有关 $t_{RSTTEMPO}$ 的值，请参见数据手册) 且 $V_{DD} > V_{BAT} + 0.6\text{ V}$ ，会有电流经由 V_{DD} 和电源开关 (V_{BAT}) 之间连接的内部二极管注入 V_{BAT} 引脚。
如果连接到 V_{BAT} 引脚的电源/电池无法承受此注入电流，则强烈建议在该电源与 V_{BAT} 引脚之间连接一个低压降二极管。

当 V_{DD} 电源存在时，备份域通过 V_{DD} 供电。这可以延长 V_{BAT} 电源电池的使用寿命。

如果没有使用任何外部电池，建议将该 V_{BAT} 通过 100 nF 外部陶瓷电容从外部连接到 V_{DD} 上。

当 V_{DD} 电源存在且其值高于 PDR 阈值时，备份域通过 V_{DD} 供电并提供以下功能：

- PC14 和 PC15 可用作 GPIO 或者 LSE 引脚。
- PC13 可用作 GPIO 或 RTC_AF1 或 RTC_TAMP1 引脚，前提是它们已通过 RTC 进行了相应配置。
- PI8/RTC_TAMP2 和 PC1/RTC_TAMP3 可通过 RTC 配置为入侵引脚。

注： 由于该开关的灌电流能力有限，因此使用 PC1、PC13 到 PC15 以及 PI8 GPIO 时存在以下限制：每次只能有一个 I/O 用作输出，最大负载为 30 pF 时速率不得超过 2 MHz 并且这些 I/O 不能用作电流源（例如，用于驱动 LED）。

在 V_{BAT} 模式下，当 V_{DD} 电源不在且 V_{BAT} 上存在电源时，备份域通过 V_{BAT} 供电并提供以下功能：

- PC14 和 PC15 只可用作 LSE 引脚。
- PC13 可用作 RTC_AF1 或 RTC_TAMP1 引脚，前提是它们已通过 RTC 进行了相应配置。
- PI8/RTC_TAMP2 和 PC1/RTC_TAMP3 可通过 RTC 配置为入侵引脚。

访问备份域

复位后，备份域（RTC 寄存器和 RTC 备份寄存器）将受到保护，以防止意外的写访问。要访问备份域，需将 **PWR 控制寄存器 1 (PWR_CR1)** 中的 DBP 位置 1。

有关 RTC 和备份 RAM 访问的更多详细信息，请参见 [第 8 节：复位和时钟控制 \(RCC\)](#)。

备份 RAM


备份域包括可在 32 位、16 位或 8 位模式下寻址的 4 KB 备份 RAM。备份 RAM 通过备份域中的备份稳压器供电。当备份稳压器通过 [PWR 控制寄存器 2 \(PWR_CR2\)](#) 中的 BREN 位使能时，即使处于待机和/或 V_{BAT} 模式，也会保存备份 RAM 的内容（如果 V_{BAT} 始终存在，则它可以视作内部 EEPROM。）

备份稳压器既可以处于打开状态，也可以处于关闭状态，具体取决于应用在待机模式或 V_{BAT} 模式下是否需要备份 RAM 功能。

备份 RAM 不会被入侵事件批量擦除，而是对其进行了读保护，以防止用户对加密私钥等机密数据进行访问。要在入侵事件后再次访问备份 RAM，首先需要擦除内存区域。备份 RAM 可通过以下方式擦除：

- 当要求保护级别从级别 1 更改为级别 0 时（请参见 Flash 编程手册中的读保护 (RDP) 说明），通过 Flash 接口进行擦除。
- 在入侵事件后，通过对备份 RAM 执行虚写操作向其写入数据 0，以此进行擦除。

图 16. 备份域



6.4.5 V_{BAT} 电池充电

当 V_{DD} 存在时，可通过内部电阻为 V_{BAT} 连接的外部电池充电。

可通过 5 k Ω 电阻或 1.5 k Ω 电阻为 V_{BAT} 充电，具体取决于 [PWR 控制寄存器 3 \(PWR_CR3\)](#) 中 VBRS 位的值。

通过将 [PWR 控制寄存器 3 \(PWR_CR3\)](#) 中的 VBE 位置 1 来使能电池充电。在 V_{BAT} 模式下自动禁用。

6.4.6 模拟电源

独立的 V_{DDA} 模拟电源

模拟电源域通过专用的 V_{DDA} 和 V_{SSA} 引脚供电，这些引脚可为电源滤除和屏蔽 PCB 上的噪声，从而提高 ADC 和 DAC 的转换效率：

- 模拟电源电压从独立的 V_{DDA} 引脚输入。
- V_{SSA} 引脚提供了独立的电源接地连接。

模拟参考电压 V_{REF+}/V_{REF-}

为获得精度更高的低电压信号，ADC 和 DAC 还通过 V_{REF+} 引脚提供独立的参考电压。用户可在 V_{REF+} 上连接独立的外部参考电压。

V_{REF+} 可控制最高电压（通过满量程值表示），而低参考电压 (V_{REF-}) 连接到 V_{SSA} 。

当通过 $VREFBUF$ 控制和状态寄存器中的 $ENVR$ 位使能时（请参见第 27 节：电压参考缓冲器 ($VREFBUF$)）， V_{REF+} 由内部电压参考缓冲器提供。内部电压参考缓冲器还可通过 V_{REF+}/V_{REF-} 引脚为外部元件提供参考电压。

当内部电压参考缓冲器通过 $ENVR$ 禁止时， V_{REF+} 由独立的外部参考电源提供。

6.4.7 USB 稳压器


USB 收发器通过专用的 $V_{DD33USB}$ 电源供电，该电源可通过集成 USB 稳压器或外部 USB 电源提供。

当通过 [PWR 控制寄存器 3 \(PWR_CR3\)](#) 中的 $USBREGEN$ 位使能时， $V_{DD33USB}$ 由 USB 稳压器提供。使用 $V_{DD33USB}$ 前，请通过监控 [PWR 控制寄存器 3 \(PWR_CR3\)](#) 中的 $USB33RDY$ 位检查其是否可用。 $V_{DD33USB}$ 电源电压检测器应通过 PWR_CR3 寄存器中的 $USB33DEN$ 位使能。

当 USB 稳压器通过 $USBREGEN$ 位禁止时， $V_{DD33USB}$ 可由外部电源提供。在这种情况下， $V_{DD33USB}$ 和 $V_{DD50USB}$ 应连接在一起。在使用 USB 收发器之前， $V_{DD33USB}$ 电源电压检测器必须通过 PWR_CR3 寄存器中的 $USB33DEN$ 位使能。

有关 USB 稳压器的更多信息，请参见第 57 节：USB on-the-go 高速(OTG_HS)。

图 17. USB 电源配置



6.5 电源监控

可对以下电源执行电源电压监控：

- V_{DD} ，通过 POR/PDR（请参见第 6.5.1 节）、BOR（请参见第 6.5.2 节）和 PVD 监控器（请参见第 6.5.3 节）监控
- V_{DDA} ，通过 AVD 监控器监控（请参见第 6.5.4 节）
- V_{BAT} ，通过 VBAT 阈值监控（请参见第 6.5.5 节）
- V_{SW} ，通过 `rst_vsw` 监控，只要电压级别不正常， V_{SW} 域便一直保持复位模式
- V_{BKP} ，通过 [PWR 控制寄存器 2 \(PWR_CR2\)](#) 中的 `BRRDY` 位监控
- $V_{DD33USB}$ ，通过 [PWR 控制寄存器 3 \(PWR_CR3\)](#) 中的 `USBRDY` 位监控


6.5.1 上电复位(POR)/掉电复位(PDR)

系统内部集成有 POR/PDR 电路，可确保正常的启动操作。

当 V_{DD} 低于指定 V_{POR} 阈值时，系统无需外部复位电路便会保持复位模式。一旦 V_{DD} 电源电压高于 V_{POR} 阈值，系统便会退出复位状态（请参见图 18）。有关上电/掉电复位阈值的相关详细信息，请参见数据手册的电气特性部分。

PDR 可通过器件 `PDR_ON` 输入引脚使能/禁止。

图 18. 上电复位/掉电复位波形



1. 有关阈值和迟滞值的信息，请参见数据手册。

6.5.2 欠压复位 (BOR)

上电期间，欠压复位 (BOR) 将使系统保持复位状态，直到 V_{DD} 电源电压达到指定的 V_{BOR} 阈值。

V_{BOR} 阈值通过系统选项字节进行配置。默认情况下，BOR 关闭。可选择以下可编程 V_{BOR} 阈值：


- BOR 关闭 (V_{BOR0})
- BOR 级别 1 (V_{BOR1})
- BOR 级别 2 (V_{BOR2})
- BOR 级别 3 (V_{BOR3})

有关欠压复位阈值的相关详细信息，请参见产品数据手册的“电气特性”部分。

BOR 使能且 V_{DD} 电源电压降至所选 V_{BOR} 阈值以下时，将产生系统复位。

通过对系统选项字节进行编程可以禁止 BOR。要禁止 BOR 功能， V_{DD} 必须高于 V_{BOR0} ，以启动系统选项字节编程顺序。PDR 将在随后监视掉电过程（参见第 6.5.1 节）。

图 19. BOR 阈值



1. 有关阈值和迟滞值的信息，请参见数据手册。


6.5.3 可编程电压检测器（PVD）

可以使用 PVD 监视 V_{DD} 电源，方法是将其与 *PWR 控制寄存器 1 (PWR_CR1)* 中的 PLS[2:0] 位所选的阈值进行比较。也可以使用 PVD 来监视 PVD_IN 引脚上的电压级别。在这种情况下，会将 PVD_IN 电压与内部 V_{REFINT} 级别进行比较。

通过将 *PWR 控制寄存器 1 (PWR_CR1)* 中的 PVDE 位置 1 来使能 PVD。

PWR 控制状态寄存器 1 (PWR_CSR1) 中提供了 PVDO 标志，用于指示 V_{DD} 或 PVD_IN 电压是大于还是小于 PVD 阈值。该事件内部连接到 EXTI，如果通过 EXTI 寄存器使能，则可以产生中断。当 V_{DD} 或 PVD_IN 电压降至 PVD 阈值以下以及/或者当 V_{DD} 或 PVD_IN 电压升至 PVD 阈值以上时，可以产生 pwr_pvd_wkup 输出中断，具体取决于 EXTI 上升沿/下降沿配置。该功能的用处之一就是可以在中断服务程序中执行紧急关闭系统的任务。

图 20. PVD 阈值



1. 有关阈值和迟滞值的信息，请参见数据手册。


6.5.4 模拟电压检测器 (AVD)

可以使用 AVD 监视 V_{DDA} 电源，方法是将其与 *PWR 控制寄存器 1 (PWR_CR1)* 中的 ALS[1:0] 位所选的阈值进行比较。

通过将 *PWR 控制寄存器 1 (PWR_CR1)* 中的 AVDEN 位置 1 来使能 AVD。

PWR 控制状态寄存器 1 (PWR_CSR1) 中提供了 AVDO 标志，用于指示 V_{DDA} 是大于还是小于 AVD 阈值。该事件内部连接到 EXTI，如果通过 EXTI 寄存器使能，则可以产生中断。当 V_{DDA} 降至 AVD 阈值以下以及/或者当 V_{DDA} 升至 AVD 阈值以上时，可以产生 pwr_avd_wkup 中断，具体取决于 EXTI 上升沿/下降沿配置。例如，服务程序可以指示 V_{DDA} 电源何时降至最小值以下。

图 21. AVD 阈值




1. 有关阈值和迟滞值的信息，请参见数据手册。

6.5.5 电池电压阈值

可以监视 V_{BAT} 电池电压，方法是将其与以下两个阈值进行比较： $V_{BAThigh}$ 和 V_{BATlow} 。
PWR 控制寄存器 2 (PWR_CR2) 中的 VBATH 和 VBATL 标志用于指示 V_{BAT} 是大于还是小于阈值。可通过 *PWR 控制寄存器 2 (PWR_CR2)* 中的 MONEN 位使能/禁止 V_{BAT} 监视。当使能时，电池电压阈值会增加功耗。例如，电压级别可以用于触发程序以执行紧急保存任务。

RTC 入侵信号上提供了 VBATH 和 VBATL 唤醒中断（请参见第 46 节：实时时钟 (RTC)）。

图 22. VBAT 阈值




- 1. 有关阈值和迟滞值的信息，请参见数据手册。

6.5.6 温度阈值

可以监视结温，方法是将其与 $TEMP_{high}$ 和 $TEMP_{low}$ 这两个阈值进行比较。[PWR 控制寄存器 2 \(PWR_CR2\)](#) 中的 $TEMPH$ 和 $TEMP_{low}$ 标志用于指示器件温度是大于还是小于阈值。可通过 [PWR 控制寄存器 2 \(PWR_CR2\)](#) 中的 $MONEN$ 位使能/禁止温度监视。当使能时，温度阈值会增加功耗。例如，温度级别可以用于触发程序以执行温度控制任务。

RTC 入侵信号上提供了 $TEMPH$ 和 $TEMPL$ 唤醒中断（请参见[第 46 节：实时时钟 \(RTC\)](#)）。

图 23. 温度阈值



1. 有关阈值和迟滞值的信息，请参见数据手册。

6.6 电源管理

电源管理模块根据系统工作模式来控制 V_{CORE} 电源（请参见[第 6.6.1 节](#)）。

V_{CORE} 域分为以下电源域：

- D1 域中的一些外设和 Cortex® M7 CPU。
- D2 域中的大部分外设。
- D3 域中的一些外设和系统控制。

D1、D2 和系统 D3 电源域可在以下其中一种工作模式下工作：

- DRun/Run/Run*（电源打开，时钟打开）
- DStop/Stop（电源打开，时钟关闭）
- DStandby/Standby（电源关闭，时钟关闭）

D1 域和 D2 域的工作模式是相互独立的。而系统 D3 域的工作模式取决于 D1 和 D2 域的模式：

- 要使系统 D3 域在停止模式下工作，D1 和 D2 域必须处于 DStop 或 DStandby 模式。
- 要使系统 D3 域在待机模式下工作，D1 和 D2 域必须处于 DStandby 模式。

D1、D2 和系统 D3 域均通过一个稳压器以共同的 V_{CORE} 电压供电。 V_{CORE} 电源电压取决于系统工作模式（运行、停止和待机）。当 D1 域和/或 D2 域电源处于 DStandby 模式时可单独掉电。

以下电压调节功能可根据所需的系统性能控制电源（请参见第 6.6.2 节：电压调节）：

- 要获得给定的系统性能，应根据系统时钟频率设置相应的电压调节。为此，需将 VOS 位配置为运行模式电压调节。
- 要在功耗和退出停止模式延时之间达到最佳平衡，需将 SVOS 位配置为停止模式电压调节。

6.6.1 工作模式

提供了多种系统工作模式，从而可以根据所需性能（比如当 CPU 不需要执行代码并且正在等待外部事件时）对系统进行调整。由用户选择具体的工作模式，以在低功耗、短启动时间和可用唤醒源之间寻求最佳平衡。

操作模式允许通过控制时钟去控制不同的系统模块并为其供电。系统工作模式通过 CPU 子系统、D2 域和系统 D3 自动唤醒来驱动。CPU 子系统可包含多个域，具体取决于其外设分配（请参见第 8.5.11 节：外设时钟门控）。

以下工作模式可用于不同的系统模块（请参见表 27）：

- CPU 子系统模式：
 - CRun
CPU 和 CPU 子系统外设的时钟通过 RCC PERxEN 设定并运行。
 - CSleep:
CPU 时钟停止，CPU 子系统分配的外设时钟视 RCC PERxLEN 而定。
 - CStop:
CPU 和 CPU 子系统外设时钟停止。
- D1 域模式：
 - DRUN
域总线矩阵时钟运行。CPU 子系统在 CRun 或 CSleep 模式下工作。
 - DStop
域总线矩阵时钟停止。
CPU 子系统在 CStop 模式下工作，PDDS_D1⁽¹⁾ 位选择 DStop 模式。
 - DStandby
域掉电。
CPU 子系统在 CStop 模式下工作，PDDS_D1 位选择 DStandby 模式。
- D2 域模式：
 - DRUN
域总线矩阵时钟运行。
CPU 子系统在 D2 域中分配了一个外设且 CPU 子系统在 CRun 或 CSleep 模式下工作。

1. PDDS_Dn 位属于 [PWR CPU 控制寄存器 \(PWR_CPUCR\)](#)。

- DStop
域总线矩阵时钟停止。
CPU 子系统未在 D2 域中分配外设且 PDDS_D2⁽¹⁾ 位选择 DStop 模式，
或
CPU 子系统在 D2 域中分配了一个外设，CPU 子系统在 CStop 模式下工作且 PDDS_D2 位选择 DStop 模式。
- DStandby
域掉电。
CPU 子系统未在 D2 域中分配外设且 PDDS_D2 位选择 DStandby 模式，
或
CPU 子系统在 D2 域中分配了一个外设，CPU 子系统在 CStop 模式下工作且 PDDS_D2 位选择 DStandby 模式。
- 系统/D3 域模式
 - Run/Run*
系统时钟和 D3 域总线矩阵时钟均在运行：
 - CPU 子系统处于 CRun 或 CSleep 模式
 - 或
 - 唤醒信号有效。（比如，系统 D3 自动模式）
 POR 复位和从待机模式唤醒后将进入 Run* 模式。在 Run* 模式下，性能受限且系统电源配置将在 [PWR 控制寄存器 3 \(PWR_CR3\)](#) 中编程。只有当 [PWR 控制状态寄存器 1 \(PWR_CSR1\)](#) 中的 ACTVOSRDY 位置 1 时，系统才会进入运行模式。
 - Stop
系统时钟和 D3 域总线矩阵时钟停止：
 - CPU 子系统处于 CStop 模式。
 - 且
 - 所有唤醒信号均无效。
 - 且
 - 任何域中至少有一个 PDDS_Dn⁽¹⁾ 位选择停止模式。
 - 待机
系统掉电：
 - CPU 子系统处于 CStop 模式。
 - 且
 - 所有唤醒信号均无效。
 - 且
 - 所有域的所有 PDDS_Dn⁽¹⁾ 位均选择待机模式。

在运行模式下，可通过下列方法之一降低功耗：

- 通过减慢系统时钟速率降低系统性能，通过 VOS 电压调节位减小 V_{CORE} 电源电压。
- 不使用 APBx 和 AHBx 外设时，通过 PERxEN 位将对应的外设时钟关闭。

表 27. 低功耗模式汇总

系统	域	CPU	进入	唤醒	系统时钟	系统时钟	域总线矩阵时钟	外设时钟	CPU 时钟	调压器	域电源
运行	DRUN ⁽¹⁾	CRun	-	-	开启	开启	开启	开启	开启	开启	开启
		CSleep	WFI 或从 ISR 或 WFE 返回	任何中断或事件				开启/关闭 ⁽²⁾			
	DStop ⁽³⁾	CStop	SLEEPDEEP 位 + WFI 或者从 ISR 或 WFE 返回	任何 EXTI 中断或事件	开启/关闭 ⁽⁷⁾	关闭	开启/关闭 ⁽⁴⁾	关闭			
	DStandby ⁽³⁾		SLEEPDEEP 位 + WFI 或者从 ISR 或 WFE 返回或者清除唤醒源 ⁽⁶⁾				关闭				
Stop ⁽⁵⁾	DStop ⁽³⁾	CStop	SLEEPDEEP 位 + WFI 或者从 ISR 或 WFE 返回或者清除唤醒源 ⁽⁶⁾	WKUP 引脚上升沿或下降沿、RTC 闹钟（闹钟 A 或闹钟 B）、RTC 唤醒事件、RTC 入侵事件、RTC 时间戳事件、NRST 引脚外部复位、IWDG 复位	关闭	关闭	关闭	关闭	开启	关闭	
DStandby ⁽³⁾			关闭								
待机 ⁽⁸⁾	DStandby ⁽³⁾		所有 PDDS_Dn 位 + SLEEPDEEP 位 + WFI 或者从 ISR 或 WFE 返回或者清除唤醒源 ⁽⁶⁾		关闭	关闭	关闭	关闭	关闭	关闭	关闭

1. CPU 子系统在 D2 域中分配了一个外设并且在 CRun 或 CSleep 模式下工作。
2. 具有 PERxLPEN 位的 CPU 子系统外设将相应地工作。
3. 如果 CPU 子系统在 D2 域中分配了一个外设，则它必须在 CStop 模式下工作。
4. 具有 PERxAMEN 位的 CPU 子系统外设将相应地工作。
5. 所有域都需要在 DStop 或 DStandby 模式下工作。
6. 当 CPU 处于 CStop 模式且 D3 域处于自动模式时，将清除最后一个 EXTI 唤醒源。
7. 当使用系统时钟 HSI 或 CSI 时，状态通过 HSIKERON 和 CSIKERON 控制，否则系统时钟关闭。
8. 所有域均处于 DStandby 模式。

6.6.2 电压调节

D1、D2 和 D3 域由单个稳压器供电，该稳压器通过以下功能支持电压调节：


- 运行模式电压调节
 - VOS1: 电压调节 1
 - VOS2: 电压调节 2
 - VOS3: 电压调节 3
- 停止模式电压调节
 - SVOS3: 电压调节 3
 - LP-SVOS4: 电压调节 4
 - LP-SVOS5: 电压调节 5

有关电压调节值的详细信息，请参见产品数据手册。

复位后，系统以最低的运行模式电压调节 (VOS3) 启动。之后，可通过软件根据所需的系统性能编程 [PWR D3 域控制寄存器 \(PWR_D3CR\)](#) 中的 VOS 位，实时更改电压调节。当从停止模式或待机模式退出时，运行模式电压调节将复位为默认的 VOS3 值。

进入停止模式前，软件可在 [PWR 控制寄存器 1 \(PWR_CR1\)](#) 中预先选择 SVOS 级别。SVOS4 和 SVOS5 的停止模式电压调节还会将稳压器设置为低功耗 (LP) 模式，以进一步降低功耗。当预先选择 SVOS3 时，可通过 LPDS 寄存器位选择使用稳压器低功耗模式 (LP)。

图 24. V_{CORE} 电压调节与系统电源模式



6.6.3 电源控制模式

电源控制模块针对系统运行、停止和待机模式处理 V_{CORE} 电源。

系统工作模式取决于 CPU 子系统模式（CRun、CSleep 和 CStop）、域模式（DRun、DStop 和 DStandby）以及系统 D3 自动唤醒：

- 在运行模式下，V_{CORE} 通过 VOS 电压调节定义。
CPU 子系统处于 CRun 或 CSleep 模式或者 EXTI 唤醒有效。
- 在停止模式下，V_{CORE} 通过 SVOS 电压调节定义。
CPU 子系统处于 CStop 模式且所有 EXTI 唤醒均无效。D1 域和 D2 域处于 DStop 或 DStandby 模式。
- 在待机模式下，V_{CORE} 电源关闭。
CPU 子系统处于 CStop 模式且所有 EXTI 唤醒均无效。D1 域和 D2 域均处于 DStandby 模式。

当在相应域中分配外设时，域工作模式取决于 CPU 子系统。在 DStop 和 DStandby 之间的域模式切换可以通过 [PWR CPU 控制寄存器 \(PWR_CPUCR\)](#) 中的域专用 PDDS_Dn 位配置。CPU 还可选择使一个域保持 DStop 模式，或使一个域进入 DStandby 模式。


如果某个域处于 DStandby 模式，则相应电源将关闭。

所有域均可通过 [PWR CPU 控制寄存器 \(PWR_CPUCR\)](#) 中的 PDDS_Dn 位配置为相应的系统模式（停止或待机）。只有当所有域的所有 PDDS_Dn 位都允许时，系统才会进入待机状态。

表 28. PDDS_Dn 低功耗模式控制

PWR_CPUCR			D1 模式	D2 模式	D3 模式
PDDS_D1	PDDS_D2	PDDS_D3			
0	x	x	DStop	任意	Run 或 Stop
1			DStandby	任意	任意
x	0		任意	DStop	Run 或 Stop
	1		任意	DStandby	任意
至少一个 = 0			DStop 或 DStandby	DStop 或 DStandby	Stop
1	1	1	DStandby	DStandby	待机

图 25. 电源控制模式详细状态图



系统复位后，CPU 处于 CRun 模式。

电源控制状态转换由以下事件启动：

- CPU 进入 CStop 模式（运行模式下的状态转换标记为绿色和红色）
 - 绿色转换：CPU 从 CSleep 唤醒。
 - 红色转换：CPU 通过域复位唤醒。SBF_Dn 位置 1。
- 将一个外设分配到域中或从域中移除（运行模式下的状态转换标记为橙色和红色）
 - 橙色转换：域从 DStop 唤醒。
 - 红色转换：域从 DStandby 唤醒 SBF_Dn 位置 1。
- 系统进入或退出停止模式（状态转换标记为蓝色）
 - 蓝色转换：系统从停止模式唤醒。STOPF 置 1。
- 系统进入或退出待机模式（停止和待机模式下的状态转换标记为红色）。
 - 退出待机模式时，SBF 置 1。

当某个域退出 DStandby 时，该域的外设复位，同时该域的 SBF_Dn 位置 1（导致域复位的状态转换标记为红色）。

表 29 所示的标志用于指示域/系统从哪个模式退出。CPU 具有一组标志，这组标志可从 PWR CPU 控制寄存器 (PWR_CPUCR) 读取。

表 29. 低功耗退出模式标志

系统模式	D1 域模式	D2 域模式	SBF_D1	SBF_D2	SBF	STOPF	备注
运行	DRun 或 DStop	DRun 或 DStop	0	0	0	0	D1、D2 和系统的内容保持不变
运行	DStandby	DStop	1	0	0	0	D1 内容丢失，D2 和系统内容保留
运行	DRun 或 DStop	DStandby	0	1	0	0	D2 内容丢失，D1 和系统内容保留
运行	DStandby	DStandby	1	1	0	0	D1 和 D2 内容丢失，系统内容保留
Stop	DStop	DStop	0	0	0	1	D1、D2 和系统内容保留，时钟系统复位
Stop	DStandby	DStop	1	0	0	1	D1 内容丢失，D2 和系统内容保留，时钟系统复位
Stop	DStop	DStandby	0	1	0	1	D2 内容丢失，D1 和系统内容保留，时钟系统复位
Stop	DStandby	DStandby	1	1	0	1	D1 和 D2 内容丢失，系统内容保留，时钟系统复位
待机	DStandby	DStandby	0 ⁽¹⁾	0 ⁽¹⁾	1	0	D1、D2 和系统内容丢失

1. 从待机模式返回时，SBF_D1 和 SBF_D2 反映复位值。



6.6.4 电源管理示例

- [图 26](#) 显示了运行模式下的 V_{CORE} 电压调节行为。
- [图 27](#) 显示了停止模式下的 V_{CORE} 电压调节行为。
- [图 28](#) 显示了待机模式下的 V_{CORE} 稳压器和电压调节行为。
- [图 29](#) 显示了运行模式下且 D1 和 D2 处于 DStandby 模式时的 V_{CORE} 电压调节行为。


运行模式下的 V_{CORE} 电压调节行为的示例

[图 26](#) 说明了以下系统操作序列：

1. 复位后，系统以 VOS3 从 HSI 启动。
2. 首先，通过 PLL 和电压调节 VOS2 使系统性能升到中速时钟。为此：
 - a) 将电压调节编程到 VOS2。
 - b) V_{CORE} 电源达到 VOSRDY 指示的所需值后，通过使能 PLL 增大时钟频率。
 - c) PLL 锁定后，切换系统时钟。
3. 之后，通过 PLL 和电压调节 VOS1 使系统性能升到高速时钟。为此：
 - a) 将电压调节编程到 VOS1。
 - b) V_{CORE} 电源达到 VOSRDY 指示的所需值后，增大时钟频率。
4. 然后，通过电压调节 VOS2 使系统性能降到中速时钟。为此：
 - a) 首先，减小系统频率。
 - b) 将电压调节降为 VOS2。
5. 下一步是通过电压调节 VOS3 使系统性能降到 HSI 时钟。为此：
 - a) 将时钟切换到 HSI。
 - b) 禁止 PLL。
 - c) 将电压调节降为 VOS3。
6. 之后，可通过 PLL 使系统性能升到高速时钟。为此：
 - a) 将电压调节编程到 VOS1。
 - b) V_{CORE} 电源达到 VOSRDY 指示的所需值后，通过使能 PLL 增大时钟频率。
 - c) PLL 锁定后，切换系统时钟。

当系统性能（时钟频率）发生变化时，VOS 应相应地设置。否则，系统可能会不可靠。

图 26. 运行模式下的动态电压调节




1. 每个步骤的寄存器位的状态以蓝色显示。

停止模式下的 V_{CORE} 电压调节行为的示例

图 27 说明了以下系统操作序列：

1. 系统在高性能模式（VOS1 电压调节）下通过 PLL 运行。
2. 如果 D2 域首先要进入 DStop 模式，则 CPU 子系统将释放其中的所有外设。D2 系统时钟停止。系统仍提供高性能系统时钟，因此电压调节应保持 VOS1 值。
3. 在第二步中，CPU 子系统进入 CStop 模式，D1 域进入 DStop 模式且系统进入停止模式。系统时钟停止且硬件将电压调节降到软件预先选择的 SVOS4 值。
4. CPU 子系统随后唤醒。系统退出停止模式，D1 域退出 DStop 模式且 CPU 子系统退出 CStop 模式。硬件随后将电压调节设置为 VOS3 值并等待达到所请求的电源级别，再使能 HSI 时钟。HSI 时钟稳定后，使能系统时钟和 D1 系统时钟。
5. CPU 子系统在 D2 域中分配一个外设。使能 D2 系统时钟。
6. 随后，系统性能提高。为此：
 - a) 软件先将电压调节设置为 VOS1。
 - b) V_{CORE} 电源达到 VOSRDY 指示的所需值后，通过使能 PLL 增大时钟频率。
 - c) PLL 锁定后，可切换系统时钟。

图 27. D1、D2 和系统处于停止模式时的动态电压调节行为



MSv40897V2

1. 每个步骤的寄存器位的状态以蓝色显示。

V_{CORE} 稳压器和电压调节行为的示例在待机模式下

图 28 说明了以下系统操作序列：


1. 系统在高性能模式（VOS1 电压调节）下通过 PLL 运行。
2. 如果 D2 域首先要进入 DStandby 模式，则 CPU 子系统将释放其中的所有外设。D2 域总线矩阵时钟停止且电源关闭。系统性能不变，因此电压调节也不变。
3. 随后，CPU 子系统进入 CStop 模式，D1 域进入 DStandby 模式且系统进入待机模式。系统时钟停止且稳压器关闭。
4. 随后，系统通过唤醒源唤醒。系统退出待机模式。硬件将电压调节设置为默认 VOS3 值并等待达到所请求的电源级别，再使能默认的 HSI 时钟。HSI 时钟稳定后，使能系统时钟和 D1 子系统时钟。由于 D2 域中未分配外设，因此该域保持 DStop 模式。之后，软件应先检查 ACTVOSRDY 是否有效，再更改系统性能。

5. 在下一步中，提高系统性能。为此：
- a) 软件先将电压调节提高到 VOS1 值。

b) 使能 PLL 之前，它将等待达到所请求的电源级别（通过监视 VOSRDY 位确定）。

c) PLL 锁定后，可切换系统时钟。
6. CPU 子系统将 D2 域置于 DStandby 模式。

图 28. D1、D2 和系统待机模式下的动态电压调节




1. 每个步骤的寄存器位的状态以蓝色显示。

运行模式下且 D1 和 D2 域处于 DStandby 模式时的 V_{CORE} 电压调节行为的示例

图 29 说明了以下系统操作序列：

1. 系统在高性能模式（VOS1 电压调节）下通过 PLL 运行。
2. 如果 D2 域首先要进入 DStandby 模式，则 CPU 子系统将释放其中的所有外设。D2 域总线矩阵时钟停止且其电源关闭。系统性能不变，因此电压调节也不变。
3. CPU 子系统随后进入 CStop 模式且 D1 域进入 DStandby 模式。D1 域总线矩阵时钟停止且其电源关闭。同时系统进入停止模式。系统时钟停止且硬件将电压调节降到软件预先选择的 SVOS4 值。
4. 随后，系统通过 D3 自动模式唤醒事件唤醒。系统退出停止模式。硬件将电压调节设置为默认 VOS3 值并等待达到所请求的电源级别，再使能 HSI 时钟。HSI 时钟稳定后，使能系统时钟。系统在 D3 自动模式下运行。
5. D3 自动模式唤醒源随后清除，导致系统进入停止模式。系统时钟停止且电压调节下降到软件预先选择的 SVOS4 值。
6. CPU 子系统随后唤醒。系统退出停止模式，D1 域退出 DStandby 模式且 CPU 子系统退出 CStop 模式。硬件将电压调节设置为默认 VOS3 值并等待达到所请求的电源级别，再使能默认的 HSI 时钟。HSI 时钟稳定后，使能系统时钟和 D1 子系统时钟。D2 域保持 DStandby 模式。

图 29. D1 和 D2 处于 DStandby 模式且 D3 处于自动模式时的动态电压调节行为



1. 每个步骤的寄存器位的状态以蓝色显示。

6.7 低功耗模式

系统提供了多个低功耗模式，可在 CPU 不需要执行代码时（比如等待外部事件时）节省功耗。由用户根据应用选择具体的模式，以在低功耗、短启动时间和可用唤醒源之间寻求最佳平衡。

- 降低系统时钟速度（请参见 [第 8.5.6 节：系统时钟 \(sys_ck\)](#)）
- 控制各个外设时钟（请参见 [第 8.5.11 节：外设时钟门控](#)）
- 低功耗模式
 - CSleep（CPU 时钟停止）
 - CStop（CPU 子系统时钟停止）
 - DStop（域总线矩阵时钟停止）
 - 停止（系统时钟停止）
 - DStandby（域掉电）
 - 待机（系统掉电）

6.7.1 降低系统时钟速度

在运行模式下，可降低系统时钟 `ck_sys` 的速度。有关详细信息，请参见 [第 8.5.6 节：系统时钟 \(sys_ck\)](#)。

6.7.2 控制外设时钟

在运行模式下，可随时停止各外设的 `HCLKx` 和 `PCLKx` 以降低功耗，方法是配置 `RCC_C1_XXXXENR` 或 `RCC_DNXXXXENR` 中的 `PERxEN` 位。

要降低 CSleep 模式下的功耗，可通过配置 `RCC_C1_XXXXLPENR` 或 `RCC_DNXXXXLPENR` 中的 `PERxLPEN` 位禁止各外设的时钟。对于在 CSleep 模式下仍接收时钟的外设，可在进入 CSleep 模式前降低其时钟速度。

6.7.3 进入低功耗模式

通过执行 `WFI`（等待中断）或 `WFE`（等待事件）指令，或者当从 `ISR` 返回后，Cortex®-M 系统控制寄存器中的 `SLEEPONEXIT` 位置 1 时，即可使得 MCU 进入 CPU 子系统 CSleep 和 CStop 低功耗模式。

当 CPU 子系统在某个域中分配了一个外设并进入 CStop 模式时，或者当 D2 域的外设都释放时，相应域可进入 DStop 或 DStandby 低功耗模式。

当所有 `EXTI` 唤醒源清除且其它域处于 DStop 或 DStandby 模式时，系统可进入停止或待机低功耗模式。

6.7.4 退出低功耗模式

CPU 子系统可通过任何中断或事件退出 CSleep 模式，具体取决于进入低功耗模式的方式：

- 如果使用 WFI 指令或从 ISR 返回进入低功耗模式，通过 NVIC 确认的任何外设中断都能唤醒系统。
- 如果使用 WFE 指令进入低功耗模式，CPU 将在有事件发生时立即退出低功耗模式。唤醒事件可通过以下方式产生：
 - NVIC IRQ 中断。

当 Cortex®-M7 系统控制寄存器中的 **SEVONPEND = 0** 时，通过使能外设控制寄存器和 NVIC 中的中断。

当 MCU 从 WFE 恢复时，需要清除相应外设的中断挂起位和 NVIC 外设 IRQ 通道挂起位（在 NVIC 中断清除挂起寄存器中）。只有当 NVIC 中断的优先级足够高时，才能唤醒和中断 MCU。

当 Cortex®-M7 系统控制寄存器中的 **SEVONPEND = 1** 时，通过使能外设控制寄存器和 NVIC(可选)中的中断。当 MCU 从 WFE 恢复时，需要清零外设中断挂起位和使能的 NVIC 外设 IRQ 通道挂起位（在 NVIC 中断清除挂起寄存器中）。

所有 NVIC 中断将唤醒 MCU，即使是禁止的亦是如此。

只有当已使能 NVIC 中断的优先级足够高时，才能唤醒和中断 MCU。
 - 事件

EXTI 线必须配置为事件模式。当 CPU 从 WFE 恢复时，因为对应事件线的挂起位没有被置 1，不必清零 EXTI 外设的中断挂起位或 NVIC IRQ 通道挂起位。可能需要清零相应外设中的中断标志。

CPU 子系统可通过使能 EXTI 中断或事件退出 CStop、DStop 和停止模式，具体取决于进入低功耗模式的方式（见上文）。

系统可通过使能 EXTI 唤醒从停止模式唤醒，而不会唤醒 CPU 子系统。在这种情况下，系统将在 D3 自动模式下工作。

CPU 子系统可通过使能 EXTI 中断或事件退出 DStandby 模式，而与进入 DStandby 模式的方式无关。程序将从 CPU 本地复位（例如，从系统配置块 (SYSCFG) 获取复位向量）重新执行。

当 CPU 在 D2 域中分配第一个外设时，该域可退出 DStop 或 DStandby 模式。

使能外部复位（NRST 引脚）、IWDG 复位、使能的 WKUPx 引脚上出现上升沿或者触发 RTC 事件时，CPU 子系统退出待机模式。程序将按照系统复位（例如，启动引脚采样、选项字节加载或复位向量读取）后的方式重新执行。

6.7.5 CSleep 模式

CSleep 模式仅适用于 CPU 子系统。在 CSleep 模式下，CPU 时钟停止。CPU 子系统外设时钟根据 RCC_C1_XXXXENR 或 RCC_DnXXXXENR 中 PERxLPEN 位的值工作。

进入 CSleep 模式

根据 [第 6.7.3 节：进入低功耗模式](#)，当 Cortex®-M 系统控制寄存器中的 SLEEPDEEP 位清零时，将进入 CSleep 模式。

有关如何进入 CSleep 模式的详细信息，请参见 [表 30](#)。

退出 CSleep 模式

根据 [第 6.7.4 节：退出低功耗模式](#) 退出 CSleep 模式。

有关如何退出 CSleep 模式的详细信息，请参见 [表 30](#)。

表 30. CSleep 模式

CSleep 模式	说明
进入模式	WFI（等待中断）或 WFE（等待事件），且： – SLEEPDEEP = 0（请参见 Cortex®-M 系统控制寄存器。） – CPU NVIC 中断和事件清除。
	从 ISR 返回，且： – SLEEPDEEP = 0 及 – SLEEPONEXIT = 1（请参见 Cortex®-M 系统控制寄存器。） – CPU NVIC 中断和事件清除。
退出模式	如果使用 WFI 或从 ISR 返回进入： – 在 NVIC 中使能的任何中断：请参见 表 129: NVIC 如果使用 WFE 进入且 SEVONPEND = 0： – 任何事件：请参见 第 20.5.3 节: EXTI CPU 唤醒程序 如果使用 WFE 进入且 SEVONPEND = 1： – 任何中断（即使在 NVIC 中禁止时）：请参见 表 129: NVIC ，或者任何事件：请参见 第 20.5.3 节: EXTI CPU 唤醒程序
唤醒延迟	无

6.7.6 CStop 模式

CStop 模式仅适用于 CPU 子系统。在 CStop 模式下，CPU 时钟停止。大多数 CPU 子系统外设时钟也停止，仅具有 PERxAMEN 位的 CPU 子系统外设相应地工作。

在 CStop 模式下，具有内核时钟请求的 CPU 子系统外设仍可请求其内核时钟。对于具有 PERxAMEN 位的外设，此位应置 1 以便请求内核时钟。

进入 CStop 模式

根据 [第 6.7.3 节: 进入低功耗模式](#)，当 Cortex®-M 系统控制寄存器中的 SLEEPDEEP 位置 1 时，将进入 CStop 模式。

有关如何进入 CStop 模式的详细信息，请参见 [表 31](#)。

退出 CStop 模式

根据 [第 6.7.4 节: 退出低功耗模式](#)退出 CStop 模式。

有关如何退出 CStop 模式的详细信息，请参见 [表 31](#)。

表 31. CStop 模式

CStop 模式	说明
进入模式	WFI（等待中断）或 WFE（等待事件），且： – SLEEPDEEP = 1（请参见 Cortex®-M 系统控制寄存器。） – CPU NVIC 中断和事件清除。 – 所有 CPU EXTI 唤醒源清除。
	从 ISR 返回，且： – SLEEPDEEP = 1 及 – SLEEPONEXIT = 1（请参见 Cortex®-M 系统控制寄存器。） – CPU NVIC 中断和事件清除。 – 所有 CPU EXTI 唤醒源清除。
退出模式	如果使用 WFI 或从 ISR 返回进入： – 在 NVIC 中使能的 EXTI 中断：请参见表 129: NVIC（对于未停止或掉电的外设）。 如果使用 WFE 进入且 SEVONPEND = 0： – EXTI 事件：请参见第 20.5.3 节: EXTI CPU 唤醒程序（对于未停止或掉电的外设）。 如果使用 WFE 进入且 SEVONPEND = 1： – EXTI 中断（即使在 NVIC 中禁止）：请参见表 129: NVIC，或者 EXTI 事件：请参见第 20.5.3 节: EXTI CPU 唤醒程序（对于未停止或掉电的外设）。
唤醒延迟	EXTI 和 RCC 唤醒同步（请参见第 8.4.7 节: 上电和唤醒序列）

6.7.7 DStop 模式

只有当 CPU 子系统处于 CStop 模式且在 D1 域和/或 D2 域中分配了外设，相应域才进入 DStop 模式（请参见表 32）。在 DStop 模式下，域总线矩阵时钟停止。

当 Flash 通过 PWR_CR1 寄存器中的 FLPS 使能时，可进入低功耗停止模式。这可以在域 DStop 重启时间和低功耗之间达到最佳平衡。

表 32. DStop 模式概述

外设分配	CPU	D1 域	D2 域	备注
未在 D2 域中分配外设	CRun 或 CSleep	DRun	DStop	
	CStop	DStop	DStop	
在 D2 域中分配了外设	CRun 或 CSleep	DRun	DRun	CPU 子系统，使 D2 域保持有效。
	CStop	DStop	DStop	

在 DStop 模式下，使用 LSI 或 LSE 时钟的域外设和具有内核时钟请求的外设仍能够工作。

进入 DStop 模式

根据 [第 6.7.3 节：进入低功耗模式](#)，当域的 [PWR CPU 控制寄存器 \(PWR_CPUCR\)](#) 中至少有一个 PDDS_Dn 位选择停止时，将进入 DStop 模式。

有关如何进入 DStop 模式的详细信息，请参见 [表 33](#)。

如果正在执行 Flash 编程，DStop 模式的进入将延迟到存储器访问结束后执行。

如果正在访问域总线矩阵，DStop 模式的进入则延迟到域总线矩阵访问结束后执行。

退出 DStop 模式

根据 [第 6.7.4 节：退出低功耗模式](#)退出 DStop 模式。

有关如何退出 DStop 模式的详细信息，请参见 [表 33](#)。

当退出 DStop 模式时，CPU 子系统时钟、域总线矩阵时钟和电压调节取决于系统模式。

- 当系统未进入停止模式时，CPU 子系统时钟、域总线矩阵时钟和电压调节值与进入 DStop 模式时相同。
- 当系统进入停止模式后，CPU 子系统时钟、域总线矩阵时钟和电压调节将复位。

表 33. DStop 模式

DStop 模式	说明
进入模式	– 域 CPU 子系统进入 CStop。 – CPU 子系统在 D2 域中分配了一个外设并且进入 CStop。 – CPU 子系统释放其在 D2 域中的最后一个外设。 – 域的 PDDS_Dn 位选择停止模式。
退出模式	– 域 CPU 子系统退出 CStop 模式（请参见 表 31）。 – CPU 子系统在 D2 域中分配了一个外设并且退出 CStop 模式（请参见 表 31）。 – CPU 子系统在 D2 域中分配第一个外设。
唤醒延迟	EXTI 和 RCC 唤醒同步（请参见 第 8.5.7 节：在停止和待机模式下处理时钟发生器 ）。

6.7.8 停止模式

只有当 CPU 子系统处于 CStop 模式、EXTI 唤醒源无效且任何域的 [PWR CPU 控制寄存器 \(PWR_CPUCR\)](#) 中至少有一个 PDDS_Dn 位请求停止，系统 D3 域才进入停止模式。在停止模式下，系统时钟（包括 PLL 和 D3 域总线矩阵时钟）停止。当选择 HSI 或 CSI 时，系统时钟根据 RCC_CR 寄存器中的 HSIKERON 和 CSIKERON 位工作。其它系统时钟源停止。

在系统 D3 域停止模式下，D1 域和 D2 域处于 DStop 和/或 DStandby 模式。

在停止模式下，使用 LSI 或 LSE 时钟的域外设和具有选择 HSI 或 CSI 作为源的内核时钟请求的外设仍能够工作。

在系统停止模式下，可以通过对各控制位进行编程来选择使以下功能保持有效：

- 独立看门狗 (IWDG)
IWDG 通过写入其密钥寄存器或使用硬件选项来启动。而且一旦启动便无法停止，除非复位（请参见 [第 45 节：独立看门狗 \(IWDG\)](#) 中的 [第 45.3 节](#)）。
- 实时时钟 (RTC)
通过 [RCC 备份域控制寄存器 \(RCC_BDCR\)](#) 中的 RTCEN 位进行配置。
- 内部 RC 时钟 (LSI RC)
通过 [RCC 时钟控制和状态寄存器 \(RCC_CSR\)](#) 中的 LSION 位进行配置。
- 32.768 kHz 外部时钟 (LSE OSC)
通过 [RCC 备份域控制寄存器 \(RCC_BDCR\)](#) 中的 LSEON 位进行配置。
- 能够通过 LSI 或 LSE 时钟运行的外设。
- 具有内核时钟请求的外设。
- 内部 RC 时钟 (HSI 和 CSI)
- 通过 [RCC 时钟控制和状态寄存器 \(RCC_CSR\)](#) 中的 HSIKERON 和 CSIKERON 位进行配置。
- 在停止模式下，ADC 或 DAC 也会产生功耗，除非在进入该模式前将其禁止。要禁止这些转换器，必须将 ADC_CR2 寄存器中的 ADON 位和 DAC_CR 寄存器中的 ENx 位都清零。

退出系统停止模式时，所选的 SVOS4 和 SVOS5 值会额外增加一段启动延时（请参见 [表 34](#)）。

表 34. 停止模式下的运行

SVOS	LPDS	停止模式 稳压器运行	唤醒延迟
SVOS3	0	主路	没有额外的唤醒时间。
	1	LP	稳压器从 LP 模式唤醒的时间。
SVOS4 或 SVOS5	x	LP	稳压器从 LP 模式唤醒的时间 + 电压从 SVOS4 或 SVOS5 值转换到 VOS3 值的唤醒时间。

进入停止模式

根据 [第 6.7.3 节：进入低功耗模式](#)，当任何域的 [PWR CPU 控制寄存器 \(PWR_CPUCR\)](#) 中至少有一个 PDDS_Dn 位 n 请求停止时，将进入停止模式。

有关如何进入停止模式的详细信息，请参见 [表 35](#)。

如果正在执行 Flash 编程，停止模式的进入将延迟到存储器访问结束后执行。

如果正在访问域总线矩阵（AXI、AHB 或 APB），停止模式的进入则延迟到域总线矩阵访问结束后执行。

注： 使用 **DSB** 指令确保未完成的存储器事务在进入停止模式之前完成。

要使具有内核时钟请求的外设在停止模式下工作，系统必须使用 SVOS3 值。

退出停止模式

根据 [第 6.7.4 节：退出低功耗模式](#)退出停止模式。

有关如何退出停止模式的详细信息，请参见 [表 35](#)。

当退出停止模式时，系统时钟、D3 域总线矩阵时钟和电压调节将复位。

[PWR CPU 控制寄存器 \(PWR_CPUCR\)](#) 中的 STOPF 状态位表示系统已退出停止模式（请参见 [表 29](#)）。

表 35. 停止模式

停止模式	说明
进入模式	– CPU 处于 CStop 模式、没有有效的 EXTI 唤醒源且 Run_D3 = 0 时。 – 任何域中至少有一个 PDDS_Dn 位选择停止模式。
退出模式	– EXTI 唤醒时。
唤醒延迟	系统时钟启动（禁止时）。 + EXTI 和 RCC 唤醒同步。 + 有关电压调节的信息，请参见 表 34 （请参见 第 6.6.2 节：电压调节 ）。

停止模式下的 I/O 状态

在停止模式下，I/O 引脚配置保持不变。

6.7.9 DStandby 模式

与 DStop 模式相同，DStandby 模式基于 CPU 子系统 CStop 模式。但域 V_{CORE} 电源关闭。如果某个域中分配了外设，则只有当 CPU 子系统处于 CStop 模式，该域才会进入 DStandby 模式。

如果某个域中分配了外设，则只有当 CPU 子系统处于 CStop 模式，该域才会进入 DStandby 模式，[PWR CPU 控制寄存器 \(PWR_CPUCR\)](#) 中的 PDDS_Dn 位将相应地配置。在 DStandby 模式下，相应域将掉电且该域 RAM 和寄存器的内容将丢失。

进入 DStandby 模式

根据 [第 6.7.3 节：进入低功耗模式](#)，当 Dn 域的 [PWR CPU 控制寄存器 \(PWR_CPUCR\)](#) 中的 PDDS_Dn 位选择待机模式时，将进入 DStandby 模式。

有关如何进入 DStandby 模式的详细信息，请参见 [表 36](#)。

如果正在执行 Flash 编程，DStandby 模式的进入将延迟到存储器访问结束后执行。

如果正在访问域总线矩阵，DStandby 模式的进入则延迟到域总线矩阵访问结束后执行。

注：当 CPU 设置 PDDS_D2 位选择待机模式时，D2 域将进入 DStandby 模式（CPU 未在 D2 域中分配外设）。

退出 DStandby 模式

根据 [第 6.7.4 节：退出低功耗模式](#)退出 DStandby 模式。

有关如何退出 DStandby 模式的详细信息，请参见 [表 36](#)。

注：当 D2 域处于 DStandby 模式且 CPU 设置域的 PDDS_D2 位选择停止模式时，D2 域将保持 DStandby 模式。只有当 CPU 在 D2 域中分配一个外设时，D2 域才会退出 DStandby 模式。

退出 DStandby 模式时，域的 CPU 和外设将复位。不过，CPU 子系统时钟、域总线矩阵时钟和电压调节的状态取决于系统模式：

- 当系统未进入停止模式时，CPU 子系统时钟、域总线矩阵时钟和电压调节与进入 DStandby 模式时相同。
- 当系统进入停止或待机模式后，CPU 子系统时钟、域总线矩阵时钟和电压调节将复位。

当 D2 域因 CPU 子系统退出 DStandby 模式（比如，分配第一个外设时或者在 D2 域中分配外设且 CPU 子系统退出 CStop 模式时），CPU 应确保相应域已退出 DStandby 模式。为确保正确工作，建议遵守下列顺序：

1. 首先检查域总线矩阵时钟是否可用。可以在 RCC_CR 寄存器中检查域总线矩阵时钟的状态：
 - 当 RCC DnCKRDY = 0 时，域总线矩阵时钟停止。
 - 当 RCC DnCKRDY = 1 时，域总线矩阵时钟使能。
2. 随后，等待相应域退出 DStandby 模式。为此，需检查 [PWR CPU 控制寄存器 \(PWR_CPUCR\)](#) 中的 SBF_Dn 标志。相应域上电，并且只能在 SBF_Dn 清零时访问。
下面是一个代码样例：

```
Loop
write PWR SBF_Dn = 0 ; try to clear bit.
read PWR SBF_Dn
While 1 ==> loop
```

表 36. DStandby 模式

DStandby 模式	说明
进入模式	– 域 CPU 子系统进入 CStop。 – CPU 子系统在 D2 域中分配了一个外设并且进入 CStop。 – CPU 子系统释放其在 D2 域中的最后一个外设。 – 域的 PDDS_Dn 位选择待机模式。 – 电源控制/状态寄存器 (PWR_WKUPFR) 中的所有 WKUPF 位均清零。
退出模式	– CPU 子系统退出 CStop 模式（请参见表 31）。 – CPU 子系统在 D2 域中分配了一个外设并且退出 CStop 模式（请参见表 31）。 – CPU 子系统在 D2 域中分配第一个外设。
唤醒延迟	EXTI 和 RCC 唤醒同步。 + 域上电和复位。 (参见第 8.4.7 节：上电和唤醒序列)



6.7.10 待机模式

待机模式下可达到最低功耗。与停止模式相同，它基于 CPU 子系统 CStop 模式。但 V_{CORE} 电源稳压器关闭。

只有当 D1 和 D2 域均处于 DStandby 模式，系统 D3 域才进入待机模式。当系统 D3 域进入待机模式时，稳压器将禁止。因此整个 V_{CORE} 域断电。PLL、HSI 时钟、CSI 时钟、HSI48 和 HSE 时钟也将关闭。除备份域（RTC 寄存器、RTC 备份寄存器和备份 RAM）和待机电路中的寄存器外，SRAM 和寄存器内容都将丢失（参见第 6.4.4 节：备份域）。

在系统待机模式下，可以通过对各控制位进行编程来选择以下功能：

- 独立看门狗 (IWDG)
IWDG 通过编程其密钥寄存器或使用硬件选项来启动。而且一旦启动便无法停止，除非复位（请参见第 45 节：独立看门狗 (IWDG) 中的第 45.3 节）。
- 实时时钟 (RTC)
通过备份域控制寄存器 (RCC_BDCR) 中的 RTCEN 位进行配置。
- 内部 RC 时钟 (LSI RC)
通过控制/状态寄存器 (RCC_CSR) 中的 LSION 位进行配置。
- 32.768 kHz 外部时钟 (LSE OSC)
通过备份域控制寄存器 (RCC_BDCR) 中的 LSEON 位进行配置。

进入待机模式

根据第 6.7.3 节：进入低功耗模式，当所有域的 PWR CPU 控制寄存器 (PWR_CPUCR) 中的所有 PDDS_Dn 位均请求待机时，将进入待机模式。

有关如何进入待机模式的详细信息，请参见表 38。

退出待机模式

根据第 6.7.4 节：退出低功耗模式退出待机模式。

有关如何退出待机模式的详细信息，请参见表 38。

检测到外部复位（NRST 引脚）、IWDG 复位、WKUP 引脚事件、RTC 闹钟、入侵事件或时间戳事件时，系统退出待机模式。除电源控制和状态寄存器（PWR 控制寄存器 2 (PWR_CR2) 和 PWR 控制寄存器 3 (PWR_CR3)）以及 PWR CPU 控制寄存器 (PWR_CPUCR)、PWR 唤醒标志寄存器 (PWR_WKUPFR) 和 PWR 唤醒使能和极性寄存器 (PWR_WKUPPEPR) 的 SBF 位外的所有寄存器都将在从待机模式唤醒后复位。

从待机模式唤醒后，程序将按照系统复位（启动选项采样、启动向量复位获取等）后的方式重新执行。PWR CPU 控制寄存器 (PWR_CPUCR) 寄存器中的 SBF 状态标志用于指示系统从哪个模式退出（请参见表 37）。

表 37. 待机和停止标志

SBF_D2	SBF_D1	SBF	STOPF	说明
0	1	0	0	D1 域退出 DStandby 模式，而系统保持运行模式
0	1	0	1	D1 域退出 DStandby 模式，而系统已处于或退出停止模式
1	0	0	0	D2 域退出 DStandby 模式，而系统保持运行模式
1	0	0	1	D2 域退出 DStandby 模式，而系统已处于或退出停止模式
1	1	0	0	D1 和 D2 域退出 DStandby 模式，而系统保持运行模式
1	1	0	1	D1 和 D2 域退出 DStandby 模式，而系统处于停止模式或正在退出该模式
0	0	0	1	系统已处于或退出停止模式
0 ⁽¹⁾	0 ⁽¹⁾	1	0	系统退出待机模式

1. 退出待机模式时，SBF_D1 和 SBF_D2 反映复位值

表 38. 待机模式

待机模式	说明
进入模式	– CPU 子系统处于 CStop 模式、没有有效的 EXTI 唤醒源且 RUN_D3 = 0。 – 所有域的所有 PDDS_Dn 位均选择待机模式。 – 电源控制/状态寄存器 (PWR_WKUPFR) 中的所有 WKUPF 位均清零。
退出模式	– WKUP 引脚上升沿或下降沿、RTC 闹钟（闹钟 A 和闹钟 B）、RTC 唤醒事件、入侵事件、时间戳事件、NRST 引脚外部复位 和 IWDG 复位。
唤醒延迟	系统复位阶段（请参见第 8.4.2 节：系统复位）

待机模式下的 I/O 状态

在待机模式下，除以下各部分以外，所有 I/O 引脚都处于高阻态，无上下拉，除了：

- 复位引脚（仍可用）
- RTC_AF1 引脚（如果针对入侵、时间戳、RTC 闹钟输出或 RTC 时钟校准输出进行了配置）
- WKUP 引脚（如果使能）。可通过 [PWR 唤醒使能和极性寄存器 \(PWR_WKUPEPR\)](#) 中的 WKUPPUPD 寄存器位定义 WKUP 引脚的拉取配置



6.8 PWR 寄存器说明

除非另外说明，否则可按字、半字和字节格式访问 PWR 寄存器。

6.8.1 PWR 控制寄存器 1 (PWR_CR1)

PWR control register 1

偏移地址: 0x000

复位值: 0xF000 C000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ALS		AVDEN
													rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SVOS		Res.	Res.	Res.	Res.	FLPS	DBP	PLS			PVDE	Res.	Res.	Res.	LPDS
rW	rW					rW	rW	rW	rW	rW	rW				rW

位 31:19 保留，必须保持复位值

位 18:17 **ALS**: 模拟电压检测器电平选择 (Analog voltage detector level selection)

这些位用于选择通过 AVD 检测的电压阈值。

00: 1.7 V

01: 2.1 V

10: 2.5 V

11: 2.8 V

位 16 **AVDEN**: V_{DDA} 上的外设电压监测器 (Peripheral voltage monitor on V_{DDA} enable)

0: 禁止 V_{DDA} 上的外设电压监测器

1: 使能 V_{DDA} 上的外设电压监测器

位 15:14 **SVOS**: 系统停止模式电压调节选择 (System Stop mode voltage scaling selection)

这些位用于控制系统停止模式下的 V_{CORE} 电压级别，以在功耗和性能之间实现最佳平衡。

00: 保留

01: SVOS5 电压调节 5

10: SVOS4 电压调节 4

11: SVOS3 电压调节 3 (默认)

位 13:10 保留，必须保持复位值

位 9 **FLPS**: DStop 模式下的 Flash 低功耗模式 (Flash low-power mode in DStop mode)

此位能够在退出 DStop 模式时实现低功耗和重启时间的最佳平衡。

将此位置 1 时，Flash 将在 D1 域处于 DStop 模式后进入低功耗模式。

0: 当 D1 域进入 DStop 模式时，Flash 将保持正常模式 (快速重启时间)。

1: 当 D1 域进入 DStop 模式时，Flash 将进入低功耗模式 (低功耗)。

位 8 **DBP**: 禁止备份域写保护 (Disable backup domain write protection)

在复位状态下，RCC_BDCR 寄存器、RTC 寄存器 (包括备份寄存器) 以及 PWR_CR2 寄存器的 BREN 和 MOEN 位均受到写访问保护。必须将此位置 1 才能使能对这些寄存器的写访问。

0: 禁止对 RTC、RTC 备份寄存器和备份 SRAM 的访问

1: 使能对 RTC、RTC 备份寄存器和备份 SRAM 的访问

位 7:5 **PLS**: 可编程电压检测器的电平选择 (Programmable voltage detector level selection)

这些位用于选择通过 PVD 检测的电压阈值。

000: 1.95 V

001: 2.1 V

010: 2.25 V

011: 2.4 V

100: 2.55 V

101: 2.7 V

110: 2.85 V

111: PVD_IN 引脚上的外部电压级别 (与内部 V_{REFINT} 值相比较)。

注: 有关详细信息, 请参见产品数据手册的“电气特性”部分。

位 4 **PVDE**: 可编程电压检测器使能 (Programmable voltage detector enable)

0: 禁止可编程电压检测器。

1: 使能可编程电压检测器。

位 3:1 保留, 必须保持复位值

位 0 **LPDS**: 电压调节为 SVOS3 的低功耗深度睡眠模式 (Low-power Deepsleep with SVOS3) (无论此位的设置为何, SVOS4 和 SVOS5 始终使用低功耗模式)

0: 当选择电压调节为 SVOS3 的停止模式时, 稳压器处于主模式 (MR)

1: 当选择电压调节为 SVOS3 的停止模式时, 稳压器处于低功耗模式 (LPR)

6.8.2 PWR 控制状态寄存器 1 (PWR_CSR1)

PWR control status register 1

偏移地址: 0x004

复位值: 0x0000 4000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	AVDO
															r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ACTVOS	ACTVOSRDY	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PVDO	Res.	Res.	Res.	Res.
r	r										r				

位 31:17 保留, 必须保持复位值

位 16 **AVDO**: V_{DDA} 上的模拟电压检测器输出 (Analog voltage detector output on V_{DDA})

此位通过硬件置 1 和清零。仅当通过 AVDEN 位使能 V_{DDA} 上的 AVD 时此位才有效。

0: V_{DDA} 等于或高于 ALS[2:0] 位选择的 AVD 阈值。

1: V_{DDA} 低于 ALS[2:0] 位选择的 AVD 阈值。

注: 由于在待机模式下禁止 AVD, 因此, 进入待机模式或执行复位后, 此位等于 0, 直到 AVDEN 位置 1。

位 15:14 **ACTVOS**: 当前应用于 V_{CORE} 电压调节选择的 VOS (VOS currently applied for V_{CORE} voltage scaling selection)。

这些位反映了应用于稳压器的最后一个 VOS 值。

位 13 **ACTVOSRDY**: 当前使用的 VOS 电压级别就绪位 (Voltage levels ready bit for currently used VOS)

当禁止稳压器并在 PWR 控制寄存器 3 (PWR_CR3) 中选择旁路模式时, 此位通过硬件置 1。

0: 电压级别无效, 高于或低于当前 VOS 选择的级别。

1: 电压级别有效, 等于当前 VOS 选择的级别。

位 12:5 保留, 必须保持复位值

位 4 **PVDO**: 可编程电压检测输出 (Programmable voltage detect output)

此位通过硬件置 1 和清零。仅当通过 PVDE 位使能 PVD 时此位才有效。

0: V_{DD} 或 PVD_IN 电压等于或高于通过 PLS[2:0] 位选择的 PVD 阈值。

1: V_{DD} 或 PVD_IN 电压低于通过 PLS[2:0] 位选择的 PVD 阈值。

注: 由于在待机模式下禁止 PVD, 因此, 进入待机模式或执行复位后, 此位等于 0, 直到 PVDE 位置 1。

位 3:0 保留, 必须保持复位值

6.8.3 PWR 控制寄存器 2 (PWR_CR2)

PWR control register 2

偏移地址: 0x008

复位值: 0x0000 0000

从待机模式唤醒、RESET 信号和 V_{DD} POR 不会复位此寄存器。只有 V_{SW} POR 和 VSWRST 复位才能将此寄存器复位。

当 RCC_BDCR 寄存器中的 VSWRST 位复位 V_{SW} 域时, 不得访问此寄存器。

复位后, PWR_CR2 寄存器受写保护。修改其内容前, 必须将 PWR_CR1 寄存器中的 DBP 位设置为禁止写保护。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TEMPH	TEMPL	VBATH	VBATL	Res.	Res.	Res.	BRRDY
								r	r	r	r				r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	MONEN	Res.	Res.	Res.	BREN
											rw				rw

位 31:24 保留, 必须保持复位值

位 23 **TEMPH**: 温度级别监视与高阈值 (Temperature level monitoring versus high threshold)

0: 温度低于高阈值级别。

1: 温度等于或高于高阈值级别。

位 22 **TEMPL**: 温度级别监视与低阈值 (Temperature level monitoring versus low threshold)

0: 温度高于低阈值级别。

1: 温度等于或低于低阈值级别。

位 21 **VBATH**: V_{BAT} 级别监视与高阈值 (V_{BAT} level monitoring versus high threshold)

0: V_{BAT} 级别低于高阈值级别。

1: V_{BAT} 级别等于或高于高阈值级别。

位 20 **VBATL**: V_{BAT} 级别监视与低阈值 (V_{BAT} level monitoring versus low threshold)

0: V_{BAT} 级别高于低阈值级别。

1: V_{BAT} 级别等于或低于低阈值级别。

- 位 19:17 保留，必须保持复位值
- 位 16 **BRRDY**: 备份调压器就绪 (Backup regulator ready)
此位由硬件置 1，用以指示备份稳压器已就绪。
0: 备份调压器未就绪
1: 备份调压器已就绪
- 位 15:5 保留，必须保持复位值
- 位 4 **MONEN**: V_{BAT} 和温度监视使能 (V_{BAT} and temperature monitoring enable)
将此位置 1 时，使能 V_{BAT} 电源和温度监视。
0: 禁止 V_{BAT} 和温度监视。
1: 使能 V_{BAT} 和温度监视。
- 位 3:1 保留，必须保持复位值
- 位 0 **BREN**: 使能备份调压器 (Backup regulator enable)
将此位置 1 时，使能备份稳压器（用于在待机模式和 V_{BAT} 模式下保持备份 RAM 内容）。
如果 BREN 复位，备份调压器关闭。备份 RAM 仍可在运行和停止模式下使用。但在待机模式和 V_{BAT} 模式下其内容将丢失。
如果 BREN 置 1，则在备份稳压器就绪标志 (BRRDY) 置 1 以指示在待机模式和 V_{BAT} 模式下会保持写入 SRAM 中的数据之前，应用程序必须等待。
0: 禁止备份调压器
1: 使能备份调压器

6.8.4 PWR 控制寄存器 3 (PWR_CR3)

PWR control register 3

偏移地址: 0x00C

复位值: 0x0000 0006（仅通过 POR 复位，而不会通过从待机模式唤醒和 RESET 引脚复位）。

此寄存器的低字节在 POR 后写入一次，应在更改 VOS 值或 ck_sys 时钟频率之前写入。高字节则没有限制。

将忽略无效的 LDOEN 和 BYPASS 位组合对应的编程数据（请参见表 26）：将不会写入数据，写入一次的机制将锁定寄存器，因此会忽略其它任何写访问。将保持默认电源配置，PWR 控制状态寄存器 1 (PWR_CSR1) 中的 ACTVOSRDY 位将继续指示无效电压级别。系统应在写入新值前断电再上电。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	USB33RDY	USBREGEN	USB33DEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
					r	rw	rw								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	VBR5	VBE	Res.	Res.	Res.	Res.	Res.	SCUEN	LDOEN	BYPASS
						rw	rw						rw	rw	rw

位 31:27 保留，必须保持复位值

位 26 **USB33RDY**: USB 电源就绪 (USB supply ready)。

0: USB33 电源未就绪。

1: USB33 电源就绪。

位 25 **USBREGEN**: USB 稳压器使能 (USB regulator enable)。

0: 禁止 USB 稳压器。

1: 使能 USB 稳压器。

位 24 **USB33DEN**: $V_{DD33USB}$ 电压级别检测器使能 ($V_{DD33USB}$ voltage level detector enable)。

0: 禁止 $V_{DD33USB}$ 电压级别检测器。

1: 使能 $V_{DD33USB}$ 电压级别检测器。

位 23:10 保留，必须保持复位值

位 9 **VBR**: V_{BAT} 充电电阻选择 (V_{BAT} charging resistor selection)

0: 通过 5 k Ω 电阻为 V_{BAT} 充电。

1: 通过 1.5 k Ω 电阻为 V_{BAT} 充电。

位 8 **VBE**: V_{BAT} 充电使能 (V_{BAT} charging enable)

0: 禁止 V_{BAT} 电池充电。

1: 使能 V_{BAT} 电池充电。

位 7:3 保留，必须保持复位值

位 2 **SCUEN**: 电源配置更新使能 (Supply configuration update enable)

此位为只读:

0: 电源配置更新已锁定。

1: 已针对电源配置使能单次写操作 (LDOEN 和 BYPASS)

位 1 **LDOEN**: 低压降稳压器使能 (Low drop-out regulator enable)

0: 禁止低压降稳压器。

1: 使能低压降稳压器 (默认)

位 0 **BYPASS**: 电源管理单元旁路 (Power management unit bypass)

0: 电源管理单元正常工作。

1: 电源管理单元旁路，电压监测仍处于激活状态。

6.8.5 PWR CPU 控制寄存器 (PWR_CPUCR)

PWR CPU control register

此寄存器可控制 CPU 电源。

偏移地址：0x010

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	RUN_D3	Res.	CSSF	SBF_D2	SBF_D1	SBF	SOPFF	Res.	Res.	PDDS_D3	PDDS_D2	PDDS_D1
				rw		rw	r	r	r	r			rw	rw	rw

位 31:12 保留，必须保持复位值

位 11: **RUN_D3**: 将系统 D3 域保持在运行模式，无关乎 CPU 子系统模式 (Keep system D3 domain in Run mode regardless of the CPU subsystem modes)

0: D3 域跟随 CPU 子系统模式。

1: D3 域保持运行模式，无关乎 CPU 子系统模式。

位 10 保留，必须保持复位值

位 9 **CSSF**: 将待机和停止标志清零 (Clear Standby and Stop flags) (始终读为 0)

此位通过硬件清零。

0: 无影响。

1: STOPF、SBF、SBF_D1 和 SBF_D2 标志清零。

位 8 **SBF_D2**: D2 域 DStandby 标志 (D2 domain DStandby flag)

该位通过硬件置 1，通过系统复位或通过将 CSSF 位置 1 清零。置 1 后，只有 D2 域不再处于 DStandby 模式时，才能将该位清零。

0: D2 域未处于 DStandby 模式

1: D2 域已处于 DStandby 模式

位 7 **SBF_D1**: D1 域 DStandby 标志 (D1 domain DStandby flag)

该位通过硬件置 1，通过系统复位或通过将 CSSF 位置 1 清零。置 1 后，只有 D1 域不再处于 DStandby 模式时，才能将该位清零。

0: D1 域未处于 DStandby 模式

1: D1 域已处于 DStandby 模式

位 6 **SBF**: 系统待机标志 (System Standby flag)

此位由硬件置 1，并且只能通过 POR (上电复位) 或将 CSSF 位置 1 清零。

0: 系统未处于待机模式

1: 系统已处于待机模式

位 5 **STOPF**: STOP 标志 (STOP flag)

此位由硬件置 1，并且只能通过任何复位或将 CSSF 位置 1 清零。

0: 系统未处于停止模式

1: 系统已处于停止模式

位 4:3 保留，必须保持复位值

位 2 **PDDS_D3**: 系统 D3 域掉电深度睡眠 (System D3 domain Power Down Deepsleep)

此位可为系统 D3 域定义深度睡眠模式。

0: 在 D3 域进入深度睡眠时保持停止模式。

1: 在 D3 域进入深度睡眠时允许待机模式。

位 1 **PDDS_D2**: D2 域掉电深度睡眠 (D2 domain Power Down Deepsleep)

此位可为 D2 域定义深度睡眠模式。

0: 在 D2 域进入深度睡眠时保持 DStop 模式。

1: 在 D2 域进入深度睡眠时允许 DStandby 模式。

位 0 **PDDS_D1**: D1 域掉电深度睡眠选择 (D1 domain Power Down Deepsleep selection)

此位可为 D1 域定义深度睡眠模式。

0: 在 D1 域进入深度睡眠时保持 DStop 模式。

1: 在 D1 域进入深度睡眠时允许 DStandby 模式。

6.8.6 PWR D3 域控制寄存器 (PWR_D3CR)

PWR D3 domain control register

此寄存器可控制 D3 域的电源。

偏移地址: 0x018

复位值: 0x0000 4000 (复位后, VOSRDY 将通过软件读为 1)。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VOS	VOSRDY	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
rw	r														

位 31:16 保留, 必须保持复位值

位 15:14 **VOS**: 根据性能选择电压调节 (Voltage scaling selection according to performance)

这些位用于控制 V_{CORE} 电压级别, 以在功耗和性能之间实现最佳平衡:

- 提高性能时, 应在增大系统频率前更改电压调节。
- 降低性能前, 应先减小系统频率, 再更改电压调节。

00: 保留 (选择电压调节 3)

01: 电压调节 3 (默认)

10: 电压调节 2

11: 电压调节 1

位 13 **VOSRDY**: V_{CORE} 电压调节输出选择的 VOS 就绪位 (VOS Ready bit for V_{CORE} voltage scaling output selection)。

当在 PWR 控制寄存器 3 (PWR_CR3) 中选择旁路模式时, 此位通过硬件置 1。

0: 未就绪, 电压级别低于 VOS 选择值。

1: 已就绪, 电压级别等于或高于 VOS 选择值。

位 12:0 保留, 必须保持复位值

6.8.7 PWR 唤醒清除寄存器 (PWR_WKUPCR)

PWR wakeup clear register

偏移地址: 0x020

复位值: 0x0000 0000 (仅通过系统复位来复位, 而不会通过从待机模式唤醒复位)。

写入此寄存器时需要 5 个等待状态 (将 PWR_WKUPFR 中的 WKUPF 位清零时, AHB 写访问将在 WKUPF 清零后完成)。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WKUPC6	WKUPC5	WKUPC4	WKUPC3	WKUPC2	WKUPC1
										rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1

位 31:6 保留, 始终读为 0。

位 5:0 **WKUPCn+1**: 将 WKUPn+1 唤醒引脚标志清零 (Clear Wakeup pin flag for WKUPn+1)。

此位始终读为 0

0: 无影响

1: 写 1 会将 WKUPFn+1 唤醒引脚标志清零 (此位通过硬件清零)

6.8.8 PWR 唤醒标志寄存器 (PWR_WKUPFR)

PWR wakeup flag register

偏移地址: 0x024

复位值: 0x0000 0000 (仅通过系统复位来复位, 而不会通过从待机模式唤醒复位)。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WKUPF6	WKUPF5	WKUPF4	WKUPF3	WKUPF2	WKUPF1
										r	r	r	r	r	r

位 31:6 保留, 必须保持复位值

位 5:0 **WKUPn+1**: 唤醒引脚 WKUPn+1 标志 (Wakeup pin WKUPn+1 flag)。

此位由硬件置 1, 并且只能通过复位引脚或将 [PWR 唤醒清除寄存器 \(PWR_WKUPCR\)](#) 中的 WKUPCn+1 位置 1 清零。

0: 未发生唤醒事件

1: 从 WKUPn+1 引脚接收到唤醒事件

6.8.9 PWR 唤醒使能和极性寄存器 (PWR_WKUPEPR)

PWR wakeup enable and polarity register

偏移地址: 0x028

复位值: 0x0000 0000 (仅通过系统复位来复位, 而不会通过从待机模式唤醒复位)。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	WKUPPUPD6		WKUPPUPD5		WKUPPUPD4		WKUPPUPD3		WKUPPUPD2		WKUPPUPD1	
				r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	WKUPP6	WKUPP5	WKUPP4	WKUPP3	WKUPP2	WKUPP1	Res.	Res.	WKUPEN6	WKUPEN5	WKUPEN4	WKUPEN3	WKUPEN2	WKUPEN1
		r/w	r/w	r/w	r/w	r/w	r/w			r/w	r/w	r/w	r/w	r/w	r/w

位 31:28 保留, 必须保持复位值

位 27:16 **WKUPPUPD: WKUP(truncate(n/2)-7) 唤醒引脚拉取配置 (Wakeup pin pull configuration for WKUP(truncate(n/2)-7))**

这些引脚用于定义 WKUPEN(truncate(n/2)-7) = 1 时所使用的 I/O 引脚上拉和下拉配置。相关的 GPIO 端口上拉和下拉配置应设置为相同值或“00”。

唤醒引脚的上拉和下拉配置保持待机模式下的配置。

00: 无上拉

01: 上拉

10: 下拉

11: 保留

位 15:14 保留, 必须保持复位值

位 13:8 **WKUPPn-7**: WKUPn-7 唤醒引脚极性位 (Wakeup pin polarity bit for PA0)

这些位定义用于 WKUPn-7 外部唤醒引脚事件检测的极性。

0: 在高电平 (上升沿) 检测

1: 在低电平 (下降沿) 检测

位 7:6 保留, 必须保持复位值

位 5:0 **WKUPENn+1**: 使能唤醒引脚 WKUPn+1 (Enable Wakeup Pin WKUPn+1)

各个位由软件置 1 和清零。

0: WKUPn+1 引脚上的事件不会把系统从待机模式唤醒。

1: WKUPn+1 引脚上的上升沿或下降沿将系统从待机模式唤醒。

注: 如果 WKUPn+1 引脚电平在 WKUPPn+1 选择上升沿时已为高电平, 或者在 WKUPPn+1 选择下降沿时已为低电平, 则当 WKUPn+1 引脚使能时 (将 WKUPENn+1 位置 1), 会检测到额外的唤醒事件。

6.8.10 PWR 寄存器映射

表 39. 电源控制寄存器映射和复位值

偏移	寄存器名称	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0x000	PWR_CR1	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	ALS	0	0	AVDEN	SVOS	1	1	Res	Res	Res	FLPS	DBP	0	0	PLS	PVDE	Res	Res	Res	LPDS
	Reset value																	1	1					0	0	0	0	0	0				0	
0x004	PWR_CSR1	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	AVDO	ACTVOS	0	1	0	Res	Res	Res	Res	Res	Res	Res	PVDO	Res	Res	Res	Res	
	Reset value																0	0	1	0	0	Res	Res	Res	Res	Res	Res	Res	0	Res	Res	Res	Res	
0x008	PWR_CR2	Res	Res	Res	Res	Res	Res	Res	Res	0	TEMPH	0	TEMPL	0	VBATH	0	VBATL	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	0	MONEN	Res	Res	Res	BREN	
	Reset value																	0	0	0	0	0	0	0	0	0	0	0	0				0	
0x00C	PWR_CR3	Res	Res	Res	Res	Res	0	USB33RDY	0	USBREGEN	0	USB33DEN	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	VBR	VBE	Res	Res	Res	Res	Res	SCUEN	LDOEN	BYPASS
	Reset value							0	0	0	0	0	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	0	0	0	0	0	0	0	0	0	0	0
0x010	PWR_CPUCR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	CSSF	SBF_D2	SBF_D1	SBF	STOPF	Res	Res	PDDS_D3	PDDS_D2	PDDS_D1	
	Reset value																						0	0	0	0	0	0			1	1	0	
0x014	Reserved	Reserved																																
	Reset value																																	
0x018	PWR_D3CR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	VOS	0	1	0	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	
	Reset value																		0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x020	PWR_WKUPCR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	WKUPC6	WKUPC5	WKUPC4	WKUPC3	
	Reset value																													0	0	0	0	0
0x024	PWR_WKUPFR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	WKUPF6	WKUPF5	WKUPF4	WKUPF3	
	Reset value																													0	0	0	0	0
0x028	PWR_WKUPEPR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	WKUPEN6	WKUPEN5	WKUPEN4	WKUPEN3	
	Reset value																													0	0	0	0	0
0x030	Reserved																																	

有关寄存器边界地址的信息，请参见第 100 页的第 2.2.2 节。

7 低功耗 D3 域

本部分通过一项示例说明如何使用 D3 域实现低功耗应用。

7.1 前言

说明的第一部分介绍了 EXTI、RCC 和 PWR 模块彼此之间或与其它系统模块如何交互。此外，详细介绍了如何使用 DMAMUX2 释放 CPU。

第二部分说明了如何通过 LINUART1 传输示例使用自动模式执行简单数据传输。

寄存器编程的详细介绍仅限与自动模式相关的模块。

7.2 EXTI、RCC 和 PWR 互连

[图 30](#) 显示了主要的 EXTI、RCC 和 PWR 互连。